PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-055363

(43) Date of publication of application: 20.02.2002

(51)Int.Cl.

G02F 1/1368 G02F 1/1343 G09F 9/00 G09F 9/30 G09F 9/35 H01L 21/336 H01L 29/786

(21)Application number : 2001-110195

(71)Applicant : NEC CORP

NEC KAGOSHIMA LTD

(22)Date of filing:

09.04.2001

(72)Inventor: HASHIMOTO NOBUAKI

TANAKA HIROAKI SAKAMOTO MICHIAKI WATANABE TAKAHIKO

KIDO SHUSAKU

(30)Priority

Priority number: 2000161677


Priority date: 31.05.2000

Priority country: JP

(54) COLOR LIQUID CRYSTAL DISPLAY DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a color liquid crystal display device and its manufacturing method capable of lowering the cost of the display device by reducing the number of photolithographic processes. SOLUTION: The manufacturing method of a color liquid crystal display device includes a first PR process S101 for forming gate electrodes and gate bus lines with a first conductive film on a substrate, a second PR process 102 for forming islands of thin film transistors and drain bus lines by laminating a gate insulating film, a semiconductor layer, an ohmic layer and a second conductive film, third to fifth PR processes S103 to S105 for successively forming color filters on the substrate, a sixth PR process \$ \$ PRIN S106 for forming a black matrix on areas except the area on the color filters with a light shielding film and for forming drain electrodes and source electrodes, a seventh PR process S107 for opening contact holes exposing the source electrodes and a eighth PR process S108 for forming transparent electrodes and for forming pixel electrodes to be connected electrically to the source electrodes.



(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-55363 (P2002-55363A)

(43)公開日 平成14年2月20日(2002.2.20)

(51) Int.Cl.7		識別記号		FΙ				5	f-7]-h*(参考)
G02F	1/1368			G 0	2 F	1/1368			2H092
	1/1343					1/1343			5 C 0 9 4
G09F	9/00	3 4 2		G 0	9 F	9/00		3 4 2 Z	5 F 1 1 0
	9/30	338				9/30		338	5 G 4 3 5
		3 4 9						349C	
			審查請求	有	蘭水	項の数13	OL	(全 23 頁)	最終頁に続く

(21)出願番号 特臘2001-110195(P2001-110195)

(22)出顧日 平成13年4月9日(2001.4.9)

(31)優先権主張番号 特顧2000-161677 (P2000-161677)

(32)優先日 平成12年5月31日(2000.5.31)

(33)優先権主張国 日本(JP)

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(71)出願人 000181284

鹿児島日本電気株式会社

應児島県出水市大野原町2080

(72)発明者 橋本 宜明

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100090158

弁理士 藤巻 正憲


最終頁に続く

(54) 【発明の名称】 カラー液晶表示装置及びその製造方法

(57)【要約】 (修正有)

【課題】 フォトリソグラフィエ程数を削減し、低コスト化を実現するカラー液晶表示装置及びその製造方法を提供する。

【解決手段】 カラー液晶表示装置の製造方法は、基板に第1導電膜によりゲート電極及びゲートバスラインを形成する第1PR工程S101と、ゲート絶縁膜、半導体層、オーミック層、第2導電膜を積層し、薄膜トランジスタのアイランド及びドレインバスラインを形成する第2PR工程S102と、基板上にカラーフィルタを順次形成する第3乃至第5PR工程S103~S105と、カラーフィルタ上の領域を除く領域に前記遮光膜でブラックマトリクスを形成し、ドレイン電極及びソース電極を形成する第6PR工程S106と、ソース電極を露出するコンタクトホールを開口する第7PR工程S107と、透明電極を形成し、ソース電極に電気的に接続される画素電極を形成する第8PR工程S108とを含む。



【特許請求の範囲】

【請求項1】 透明絶縁性基板上に薄膜トランジスタ、 カラーフィルタ、ブラックマトリクス及び画素電極が形 成されたカラーアクティブマトリクス基板を含むカラー 液晶表示装置において、前記薄膜トランジスタは、ゲー ト電極、ゲート絶縁膜、半導体層、オーミック層、一対 のソース・ドレイン電極が積層された逆スタガ構造であ り、前記半導体層に構成されるチャネル領域上におい て、前記オーミック層、前記ソース・ドレイン電極及び 形状であることを特徴とするカラー液晶表示装置。

1

【請求項2】 透明絶縁性基板上に薄膜トランジスタ、 カラーフィルタ、ブラックマトリクス及び画素電極が形 成されたカラーアクティブマトリクス基板を含むカラー 液晶表示装置において、前記薄膜トランジスタは、ゲー ト電極、ゲート絶縁膜、半導体層、オーミック層、一対 のソース・ドレイン電極が積層された逆スタガ構造であ り、前記オーミック層と前記ソース・ドレイン電極は前 記積層方向から見て同一形状であることを特徴とするカ ラー液晶表示装置。

【請求項3】 前記ドレイン電極につながるドレインバ スラインは、前記半導体層、前記オーミック層、前記ソ ース・ドレイン電極を構成する金属膜と同一の金属膜の 積層構造であることを特徴とする請求項1又は2に記載 のカラー液晶表示装置。

【請求項4】 前記ブラックマトリクスは、前記カラー フィルタの周縁部の少なくとも一部を覆うように形成さ れていることを特徴とする請求項1乃至3のいずれか1 項に記載のカラー液晶表示装置。

【請求項5】 透明絶縁性基板に全面に第1導電膜を形 成し、ゲート電極及びゲートバスラインを形成する工程 と、全面にゲート絶縁膜、半導体層、オーミック層、第 2 導電膜を積層し、薄膜トランジスタのアイランド及び ドレインバスラインを形成する工程と、前記透明絶縁性 基板上の所要領域にカラーフィルタを形成する工程と、 全面に遮光膜を形成し、少なくともチャネル領域以外の 前記アイランドを覆う領域と前記カラーフィルタを除く 領域に前記遮光膜を残してブラックマトリクスを形成す る工程と、前記アイランドにおいて前記ブラックマトリ クスをマスクにして前記チャネル領域に相当する領域の 40 前記第2導電膜及び前記オーミック層を除去してドレイ ン電極及びソース電極を形成する工程と、全面に平坦化 膜を形成し、前記ソース電極を露出するコンタクトホー ルを形成する工程と、全面に透明導電膜を形成し、少な くとも前記カラーフィルタに重なる領域を含むように前 記ソース電極に電気的に接続される画素電極を形成する 工程と、を有することを特徴とするカラー液晶表示装置 の製造方法。

【請求項6】 透明絶縁性基板に全面に第1導電膜を形 成し、ゲート電極及びゲートバスラインを形成する工程 50

と、全面にゲート絶縁膜、半導体層、オーミック層、第 2 導電膜を積層し、階段状に形成されたフォトレジスト により前記第2導電膜、前記オーミック層、前記半導体 層を所要パターンに形成して薄膜トランジスタのアイラ ンド及びドレインバスラインを形成する工程と、さらに 前記フォトレジストの薄い膜厚部分をアッシングにより 除去した後、前記フォトレジストの残った部分によって チャネル領域に相当する領域の前記第2導電膜及び前記 オーミック層を除去してドレイン電極及びソース電極を 前記ブラックマトリクスが、前記積層方向から見て同一 10 形成する工程と、前記透明絶縁性基板上の所要領域にカ ラーフィルタを形成する工程と、全面に遮光膜を形成 し、少なくとも前記アイランドを覆う領域と前記カラー フィルタを除く領域に前記遮光膜を残してブラックマト リクスを形成する工程と、全面に平坦化膜を形成し、目 つ前記ソース電極を露出するコンタクトホールを形成す る工程と、全面に透明導電膜を形成し、且つ少なくとも 前記カラーフィルタに重なる領域を含むように前記ソー ス電極に電気的に接続される画素電極を形成する工程 と、を有することを特徴とするカラー液晶表示装置の製 20 造方法。

【請求項7】 透明絶縁性基板に全面に第1導電膜を形 成し、ゲート電極及びゲートバスラインを形成する工程 と、全面にゲート絶縁膜、半導体層、オーミック層及び 第2導電膜を積層し、薄膜部分と厚膜部分とからなる階 段状のフォトレジストを形成する工程と、このフォトレ ジストをマスクとして前記第2導電膜を所要パターンに 形成して薄膜トランジスタのドレイン電極、ソース電極 及びドレインバスラインを形成する工程と、前記フォト レジストの前記薄膜部分をアッシングにより除去する工 程と、前記フォトレジストの前記厚膜部分を前記ドレイ ン電極、前記ソース電極及び前記ドレイン電極と前記ソ ース電極との間の領域を保護する形状にリフローさせる 工程と、このリフローされたフォトレジストをマスクと して前記オーミック層、前記半導体層を除去して薄膜ト ランジスタのアイランドを形成する工程と、前記フォト レジストを除去する工程と、前記ドレイン電極及びソー ス電極をマスクにして前記ドレイン領域と前記ソース電 極との間の領域における前記オーミック層を除去してチ ヤネル領域を形成する工程と、前記透明絶縁性基板上の 所要領域にカラーフィルタを形成する工程と、全面に遮 光膜を形成し、少なくとも前記アイランドを覆う領域と 前記カラーフィルタを除く領域に前記遮光膜を残してブ ラックマトリクスを形成する工程と、全面に平坦化膜を 形成し、前記ソース電極を露出するコンタクトホールを 形成する工程と、全面に透明導電膜を形成し、少なくと も前記カラーフィルタに重なる領域を含むように前記ソ ース電極に電気的に接続される画素電極を形成する工程 と、を有することを特徴とするカラー液晶表示装置の製 造方法。

【請求項8】 前記ドレイン電極及びソース電極を形成 した後に、全面に透明な保護絶縁膜を形成する工程を有し、前記保護絶縁膜の上に前記カラーフィルタ及びブラックマトリクスを形成することを特徴とする請求項6又は7に記載のカラー液晶表示装置の製造方法。

【請求項9】 前記カラーフィルタは透明着色樹脂を前記透明絶縁性基板上に塗布し、露光、現像して所要のパターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上に塗布し、露光、現像して所要のパターンに形成することを特徴とする請求項5乃至8のいずれか1項に記載のカラー液晶表示装置の製造方法。

【請求項10】 前記カラーフィルタは透明着色樹脂を前記透明絶縁性基板上に印刷して所要のパターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上に塗布、露光及び現像して所要のパターンに形成するか、又は印刷により所要のパターンに形成することを特徴とする請求項5乃至8のいずれか1項に記載のカラー液晶表示装置の製造方法。

【請求項11】 前記ブラックマトリクスとして黒色樹脂を塗布、露光及び現像により所要のパターンに形成するか、又は印刷により所要のパターンに形成した後、前記カラーフィルタをインクジェットにより形成することを特徴とする請求項5乃至8のいずれか1項に記載のカラー液晶表示装置の製造方法。

【請求項12】 前記コンタクトホールを形成する工程において、前記コンタクトホールを形成すると同時に、前記ゲートバスラインの端部を露出するゲート端子部コンタクトホールと、前記ドレインバスラインの端部を露出するドレイン端子部コンタクトホールを形成し、前記透明導電膜を前記両コンタクトホール内に形成することで前記ゲートバスラインに電気的に接続されるゲート端子及び前記ドレインバスラインに電気的に接続されるドレイン端子を形成することを特徴とする請求項5乃至11のいずれか1項に記載のカラー液晶表示装置の製造方法。

【請求項13】 前記遮光膜は、前記カラーフィルタの 周縁部の少なくとも一部を覆うようにパターン形成され ることを特徴とする請求項5乃至12のいずれか1項に 記載のカラー液晶表示装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はカラー液晶パネル等のカラー液晶表示装置及びその製造方法に関し、特に、薄膜トランジスタ(以下、TFTという)、カラーフィルタ及び画素電極を同一基板上に搭載したカラーアクティブマトリクス基板を備えるカラー液晶表示装置及びその製造方法に関する。

[0002]

【従来の技術】近時、アクティブマトリクス型のカラー 液晶表示装置においては、画素電極と、前記画素電極に 印加する電圧を制御するためのTFTとがマトリクス状 50 に配置されたアクティブマトリクス基板として、BGR(青・緑・赤)の各カラーフィルタを一体的に搭載したCOT(カラーフィルタ・オン・トランジスタアレイ)基板が用いられている。そして、このCOT基板と、このCOT基板に対向して配置される対向基板との間に液晶を挟み込み、前記画素電極と前記対向基板との間に印加する電圧により前記液晶を駆動し、前記カラーフィルタを透過した色光によりカラー表示を行っている。

【0003】図19は、従来のCOT基板の構成の一例 10 **を示す断面図であり、特開平4-253028**号公報に 記載されているCOT基板の構成である。図20は、こ の従来のCOT基板の製造方法を示す工程フロー図であ る。前記COT基板の構成を、図19及び図20を参照 して説明する。まず、図20のステップS401に示す ように、透明なガラス基板401の表面にゲート材料と してタンタル (Ta) 膜を形成し、第1フォトリソグラ フィ工程(以下、PR工程という)により前記タンタル 膜を所要のパターンに形成してゲート電極402及びゲ ートバスライン (図示せず) を形成する。次いで、ステ ップS402に示すように、SiNxからなるゲート絶 縁膜403を形成した後、真性a-Si膜(アモルファ スシリコン膜) 404及びチャネル保護膜405を形成 し、第2 P R 工程により前記チャネル保護膜 4 0 5 を所 要のパターンに形成する。次いで、ステップS403に 示すように、n[†]型a-Si膜406を形成し、n[†]型 a-Si膜406及び真性a-Si膜404を第3PR 工程によりパターン形成してアイランド407を形成す る。次いで、ステップS404に示すように、チタン (Ti) 膜408を形成し、第4PR工程により前記チ タン膜408を所要のパターンに形成してドレイン電極 409及びソース電極410、さらにドレインバスライ

ン(図示せず)を形成する。 【0004】次いで、ステップS405に示すように、 全面に透明樹脂膜411を形成した上で、第5PR工程 によりマスク (図示せず) を所要のパターンに形成し、 このマスクを用いて透明樹脂膜411を選択的に赤色に 着色してR色カラーフィルタ412を形成する。同様 に、ステップS406に示すように、第6PR工程によ り、マスク(図示せず)を用いて透明樹脂膜411の他 の領域を選択的に緑色に着色してG色カラーフィルタ (図示せず)を形成する。また、ステップS407に示 すように、第7 P R 工程により、マスク (図示せず) を 用いて透明樹脂膜410の更に他の領域を選択的に青色 に着色してB色カラーフィルタ413を形成する。次い で、ステップS408に示すように、第8PR工程によ り、透明樹脂膜411に、ソース電極410の一部を露 出するコンタクトホール414を開口する。そして、ス テップS409に示すように、全面に透明電極膜として ITO (Indium Tin Oxide) 膜を形成し、第9PR工程 により前記ITO膜を各カラーフィルタ412、41

3、…上の領域を含む所要のパターンに形成し、コンタ クトホール414を通して前記ソース電極410に電気 的に接続される画素電極415を形成する。さらに、ス テップS410に示すように、画素電極415を利用し て、アイランド407を覆う領域における透明樹脂膜4 11を選択的に黒色に着色し、BM(ブラックマトリク ス) 416を形成する。その後、図示は省略するが、全 面に配向膜を形成し、COT基板を完成する。

[0005]

【発明が解決しようとする課題】上述のように、従来の 10 COT基板においては、TFTを形成する工程として、 ゲート電極402、ゲート電極上のチャネル保護膜40 5、アイランド407、ドレイン・ソースの各電極40 9及び410を形成するために、第1乃至第4のPR工 程、即ち、計4回のPR工程が必要とされる。また、R G B 各色のカラーフィルタ 4 1 2 、 4 1 3 、…、 画素電 極415を形成する工程として、第5乃至第9のPR工 程、即ち、計5回のPR工程が必要とされる。従って、 COT基板を製造する全体の工程においてPR工程が9 回必要であり、製造工程数が多く、アクティブマトリク 20 すくなる。 ス型カラー液晶表示装置のコスト高の要因になってい

【0006】本発明はかかる問題点に鑑みてなされたも のであって、製造工程数、特にPR工程数を削減し、低 コスト化を実現したカラー液晶表示装置及びその製造方 法を提供することを目的とする。

[0007]

【課題を解決するための手段】本発明に係る第1のカラ 一液晶表示装置は、透明絶縁性基板上に薄膜トランジス タ、カラーフィルタ、ブラックマトリクス及び画素電極 が形成されたカラーアクティブマトリクス基板を含むカ ラー液晶表示装置において、前記薄膜トランジスタは、 ゲート電極、ゲート絶縁膜、半導体層、オーミック層、 一対のソース・ドレイン電極が積層された逆スタガ構造 であり、前記半導体層に構成されるチャネル領域上にお いて、前記オーミック層、前記ソース・ドレイン電極及 び前記ブラックマトリクスが、前記積層方向から見て同 一形状であることを特徴とする。

【0008】また、本発明に係る第2のカラー液晶表示 装置は、透明絶縁性基板上に薄膜トランジスタ、カラー フィルタ、ブラックマトリクス及び画素電極が形成され たカラーアクティブマトリクス基板を含むカラー液晶表 示装置において、前記薄膜トランジスタは、ゲート電 極、ゲート絶縁膜、半導体層、オーミック層、一対のソ ース・ドレイン電極が積層された逆スタガ構造であり、 前記オーミック層と前記ソース・ドレイン電極は前記積 層方向から見て同一形状であることを特徴とする。

【0009】前記第1及び第2のカラー液晶表示装置に おいては、前記ドレイン電極につながるドレインバスラ

・ドレイン電極を構成する金属膜と同一の金属膜の積層 構造であってもよい。また、前記ブラックマトリクス は、前記カラーフィルタの周縁部の少なくとも一部を覆 うように形成されることが好ましい。

【0010】本発明の第1のカラー液晶表示装置によれ ば、チャネル領域上においてオーミック層、ソース・ド レイン電極、ブラックマトリクスが同一平面形状である ため、これらを1回のPR工程で形成することが可能で ある。また、本発明の第2のカラー液晶表示装置によれ ば、オーミック層とソース・ドレイン電極は同一平面形 状であり、両者を1回のPR工程で形成することが可能 である。

【0011】なお、逆スタガ構造とは、ゲート電極及び ゲート絶縁膜とソース・ドレイン電極との間に半導体層 を配置し、且つ、ゲート電極が下部に配置されている構 造をいう。薄膜トランジスタを逆スタガ構造とすること により、ゲート絶縁膜と半導体層を連続して成膜でき、 またMOS界面の清浄化が容易となり、更にソース・ド レイン電極と半導体層との間でオーミック接触が取りや

【0012】本発明の前記第1のカラー液晶表示装置の 製造方法は、透明絶縁性基板に全面に第1導電膜を形成 し、ゲート電極及びゲートバスラインを形成する工程 と、全面にゲート絶縁膜、半導体層、オーミック層、第 2導電膜を積層し、TFTのアイランド及びドレインバ スラインを形成する工程と、前記透明絶縁性基板上の所 要領域に3色のカラーフィルタを形成する工程と、全面 に遮光膜を形成し、少なくともチャネル領域以外の前記 アイランドを覆う領域と前記カラーフィルタを除く領域 に前記遮光膜を残してブラックマトリクスを形成する工 程と、前記アイランドにおいて前記ブラックマトリクス をマスクにして前記チャネル領域に相当する領域の前記 第2導電膜及び前記オーミック層を除去してドレイン電 極及びソース電極を形成する工程と、全面に平坦化膜を 形成し、前記ソース電極を露出するコンタクトホールを 開口する工程と、全面に透明導電膜を形成し、少なくと も前記カラーフィルタに重なる領域を含むように前記ソ ース電極に電気的に接続される画素電極を形成する工程 と、を有することを特徴とする。

【0013】また、本発明の前記第2のカラー液晶表示 装置の製造方法は、透明絶縁性基板に全面に第1導電膜 を形成し、ゲート電極及びゲートバスラインを形成する 工程と、全面にゲート絶縁膜、半導体層、オーミック 層、第2導電膜を積層し、階段状に形成されたフォトレ ジストにより前記第2導電膜、前記オーミック層、前記 半導体層を所要パターンに形成してTFTのアイランド 及びドレインバスラインを形成する工程と、さらに前記 フォトレジストの薄い膜厚部分をアッシングにより除去 した後、前記フォトレジストの残った部分によってチャ インは、前記半導体層、前記オーミック層、前記ソース 50 ネル領域に相当する領域の前記第2導電膜及び前記オー

ミック層を除去してドレイン電極及びソース電極を形成する工程と、前記透明絶縁性基板上の所要領域に3色のカラーフィルタを形成する工程と、全面に遮光膜を形成し、少なくとも前記アイランドを覆う領域と前記カラーフィルタを除く領域に前記遮光膜を残してブラックマトリクスを形成する工程と、全面に平坦化膜を形成し、前記ソース電極を露出するコンタクトホールを開口する工程と、全面に透明導電膜を形成し、少なくとも前記カラーフィルタに重なる領域を含むように前記ソース電極に電気的に接続される画素電極を形成する工程と、を有することを特徴とする。

【0014】また、本発明の前記第2のカラー液晶表示 装置の他の製造方法は、透明絶縁性基板に全面に第1導 電膜を形成し、ゲート電極及びゲートバスラインを形成 する工程と、全面にゲート絶縁膜、半導体層、オーミッ ク層及び第2導電膜を積層し、薄膜部分と厚膜部分とか らなる階段状のフォトレジストを形成する工程と、この フォトレジストをマスクとして前記第2導電膜を所要パ ターンに形成して薄膜トランジスタのドレイン電極、ソ ース電極及びドレインバスラインを形成する工程と、前 記フォトレジストの前記薄膜部分をアッシングにより除 去する工程と、前記フォトレジストの前記厚膜部分を前 記ドレイン電極、前記ソース電極及び前記ドレイン電極 と前記ソース電極との間の領域を保護する形状にリフロ ーさせる工程と、このリフローされたフォトレジストを マスクとして前記オーミック層、前記半導体層を除去し て薄膜トランジスタのアイランドを形成する工程と、前 記フォトレジストを除去する工程と、前記ドレイン電極 及びソース電極をマスクにして前記ドレイン領域と前記 ソース電極との間の領域における前記オーミック層を除 30 去してチャネル領域を形成する工程と、前記透明絶縁性 基板上の所要領域にカラーフィルタを形成する工程と、 全面に遮光膜を形成し、少なくとも前記アイランドを覆 う領域と前記カラーフィルタを除く領域に前記遮光膜を 残してブラックマトリクスを形成する工程と、全面に平 坦化膜を形成し、前記ソース電極を露出するコンタクト ホールを形成する工程と、全面に透明導電膜を形成し、 少なくとも前記カラーフィルタに重なる領域を含むよう に前記ソース電極に電気的に接続される画素電極を形成 する工程と、を有することを特徴とする。

【0015】なお、前記第2のカラー液晶表示装置の製造方法においては、前記ドレイン電極及びソース電極を形成した後に、全面に透明な保護絶縁膜を形成する工程を含み、前記保護絶縁膜の上に前記カラーフィルタ及びブラックマトリクスを形成することが好ましい。

【0016】本発明の前記第1及び第2のカラー液晶表示装置の製造方法においては、前記カラーフィルタは夫々の透明着色樹脂を前記透明絶縁性基板上に塗布し、露光、現像を行って所要のパターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上に塗布 50

し、露光、現像を行って所要のパターンに形成してもよい。また、異なる製造方法として、前記カラーフィルタは透明着色樹脂を前記透明絶縁性基板上に印刷して所要のパターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上に塗布、露光、現像して所要のパターンに形成してもよく、黒色樹脂を印刷することにより所要のパターンに形成してもよい。更に、前記ブラックマトリクスとして黒色樹脂を塗布、露光、現像又は印刷により所要のパターンに形成した後、前記カラーフィルタをインクジェットにより形成してもよい。

【0017】さらに、本発明の前記第1及び第2のカラ 一液晶表示装置の製造方法においては、前記コンタクト ホールを開口すると同時に、前記ゲートバスラインの端 部を露出するゲート端子部コンタクトホールと、前記ド レインバスラインの端部を露出するドレイン端子部コン タクトホールを形成し、前記透明導電膜の一部により前 記ゲートバスラインに電気的に接続されるゲート端子及 び前記ドレインバスラインに電気的に接続されるドレイ ン端子を形成してもよい。また、前記遮光膜は、前記カ ラーフィルタの少なくとも一部の周縁部においては、こ の周縁部を覆うようにパターン形成して前記ブラックマ トリクスを形成することが好ましい。更に、前記3色の カラーフィルタは夫々の透明着色樹脂を前記透明絶縁性 基板上に塗布し、かつ露光、現像して所要のパターンに 形成し、前記ブラックマトリクスは黒色樹脂を前記透明 絶縁性基板上に塗布し、かつ露光、現像して所要のパタ ーンに形成してもよい。

【0018】本発明の製造方法によれば、本発明の前記第1及び第2のカラー液晶表示装置のいずれも、8回のPR工程で製造することが可能になり、PR工程数の削減に伴う低コスト化が実現できる。また、カラーフィルタ及びブラックマトリクスの形成工程において印刷法又はインクジェット法を用いた場合は、さらに3~4回のPR工程が省略でき、低コスト化を図ることができる。【0019】

【発明の実施の形態】以下、本発明の実施例について添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施例について説明する。図1は本実施例に係るアクティブマトリクス型カラー液晶表示装置のCOT基板の構成を示す一部概略構成図である。透明絶縁性基板101上に、互いに直交する方向に夫々所要の間隔をおいて平行に延在する夫々複数本のゲートバスライン201及びドレインバスライン202と、これらのバスラインで囲まれた領域に形成される画素電極203と、ゲートバスライン201とドレインバスライン202の交差近傍領域に形成されるTFT200とで構成されている。

【0020】図2(a)乃至(f)は、本実施例に係るカラー液晶表示装置の構成を示す平面図及び断面図である。図2(a)はアクティブマトリクス基板の1画素相

当領域の平面図、(b)はゲート端子部251の平面 図、(c)はドレイン端子部261の平面図、(d)、 (e)、(f)は夫々図2(a)乃至(c)に示すA A'線、BB'線、CC'線の各断面図である。図2 (d) に示すように、TFT200 (図1参照) におい ては、透明絶縁性基板101上にTi/AI膜102か ら構成されるゲート電極が設けられ、このゲート電極上 にSiN膜103から構成されるゲート絶縁膜が設けら れ、このゲート絶縁膜上に、このゲート絶縁膜を介して 前記ゲート電極に対向するように、真性a-Si膜10 10 4からなる半導体層が設けられ、この半導体層上にn[†] 型a-Si膜105からなるオーミック層が設けられ、 この上にCr膜106からなる一対のソース・ドレイン 電極が設けられている。TFT200は逆スタガ構造で ある。TFT200の上方及び周囲にはブラックマトリ クス240が設けられている。また、前記半導体層に構 成されるチャネル領域において、平面視で、前記オーミ ック層、前記ソース・ドレイン電極及び前記ブラックマ トリクスは略同一形状である。TFT200、ゲートバ スライン201、ドレインバスライン202、RGBの 各カラーフィルタ230乃至232の上方には平坦化膜 107が設けられ、平坦化膜107上におけるRGBの 各カラーフィルタ230乃至232上に相当する領域に はITO膜108からなる画素電極203が形成されて いる。また、平坦化膜107におけるソース電極206 の上方にはコンタクトホール221が形成され、コンタ クトホール221の内壁にITO膜108が形成されて いる。これにより、画素電極203がコンタクトホール 221を介してソース電極206に接続されている。

【0021】前記ゲート電極はゲートバスライン201 (図1参照)に、前記ドレイン電極はドレインバスライン202 (図1参照)に、前記ソース電極は画素電極203 (図1参照)に夫々接続されている。また、画素電極203の直下位置には、RGBの各カラーフィルタ230乃至232が所定の配列で形成されている。また、ゲートバスライン201の一端にはゲート端子部251が、ドレインバスライン202の一端又は両端にはドレイン端子部261が夫々形成されている。

【0022】図2(b)及び(e)に示すように、ゲート端子部251においては、透明絶縁性基板101上に Ti/A1膜102、SiN膜103及び平坦化膜107がこの順に積層され、SiN膜103及び平坦化膜107には、ゲート端子部コンタクトホール252が形成 され、このゲート端子部コンタクトホール252の内壁にはITO膜108が形成されている。このITO膜108はTi/A1膜102に接続されることにより、ゲート端子250を構成している。

【0023】一方、図2(c)及び(f)に示すように、ドレイン端子部261においては、透明絶縁性基板101上に真性a-Si膜104、n⁺型a-Si膜1

05及びCr膜106がこの順に積層されている。また、この真性a-Si膜104、n⁺型a-Si膜105及びCr膜106の上方及び周囲には、ブラックマトリクス240及び平坦化膜107には、ドレイン端子部コンタクトホール262が形成され、このドレイン端子部コンタクトホール262の内壁にはITO膜108が形成されている。このITO膜108はCr膜106に接続されることにより、ゲート端子250を構成している。ゲート端子250及びドレイン端子260は透明絶縁膜基板101の側縁部(図1参照)に沿って配列されている。なお、ゲート端子250及びドレイン端子260には、駆動回路(ドライバ、図示せず)に接続されているテープ状配線(図示せず)が接続されている。

10

【0024】図3は本実施例に係るカラー液晶表示装置 の製造方法の工程を示すフロー図である。図3に示すよ うに、本実施例においては、第1乃至第8のPR工程に よりCOT基板を製造する。即ち、ステップS101に 示す第1 P R 工程ではゲート電極及びゲートバスライン を形成する。ステップS102に示す第2PR工程で は、ゲート絶縁膜上にTFT部のアイランド及びドレイ ンバスラインを形成する。ステップS103乃至S10 5に示す第3乃至第5PR工程では、画素部にRCBの 各カラーフィルタを形成する。ステップS106に示す 第6PR工程ではTFTのチャネル領域以外の前記アイ ランドを覆う領域と前記カラーフィルタを除く領域にブ ラックマトリクスを形成すると同時にソース・ドレイン 電極を形成する。さらに、ステップS107に示す第7 PR工程ではソース電極部、ゲート及びドレイン電極部 にコンタクトホールを形成する。そして、ステップS1 08に示す第8PR工程では画素電極を形成する。

【0025】また、図4乃至8は夫々本実施例に係る液晶表示装置の製造方法における主要な工程を示す平面図及び断面図である。なお、図4乃至8及び図2の各図において、(a)はアクティブマトリクス基板の1画素相当領域の平面図、(b)はゲート端子部の平面図、

- (c)はドレイン端子部の平面図、(d)、(e)、
- (f) は夫々AA'線、BB'線、CC'線の各断面図である。以下、図2乃至8を参照して工程順に説明する。

【0026】先ず、図4(a)乃至(f)に示すように、ガラス等からなる透明絶縁性基板101上に、A1とTiを積層したTi/A1膜102をスパッタ法により $0.1\sim0.3\mu$ mの厚さに形成する。そして、第1PR工程において、第1のフォトマスク(図示せず)を用いてTi/A1膜102上に第1のフォトレジスト(図示せず)を所要のパターンに露光、現像する。次に、前記第1のフォトレジストをマスクにしてTi/A1 膜102をドライエッチングしてゲート電極210及

びゲートバスライン201を形成する。このとき、ゲー トバスライン201の端部にはゲート端子部251が形

【0027】次いで、図5(a)乃至(f)に示すよう に、全面にゲート絶縁膜としてプラズマCVD法により SiN膜103を0.3~0.6μmの厚さに形成す る。また、その上に、半導体層として真性 a-Si 膜 104を0.05~0.3 μ mの厚さに、その上にオーミ ック層としてリンを含む n 型 a - S i 膜 1 0 5 を 2 0 ~100 nmの厚さに夫々プラズマCVD法により形成 10 する。更に、その上に、Cr膜106を0.1~0.3 μm程度にスパッタ法により形成する。そして、第2P R工程において、全面に第2のフォトマスク(図示せ ず)を用いて、第2のフォトレジスト(図示せず)を所 要のパターンに露光、現像し、前記第2のフォトレジス トをマスクにして前記Cr膜106をウェットエッチン グし、n^{*}型a-Si膜105及び真性a-Si膜10 4を順次ドライエッチングし、ゲート電極210上にゲ ート絶縁膜(SiN膜103)を介してアイランド22 0を形成し、かつ同時にドレインバスライン202を形 20 成する。このとき、ドレインバスライン202の端部に はドレイン端子部261が形成される。アイランド22 0及びドレインバスライン202は、真性a-Si膜1 04、n^{*}型a-Si膜105及びCr膜106がこの 順に積層されて構成されている。

【0028】次いで、図6(a)乃至(f)に示すよう に、全面に赤色の感光性アクリル樹脂を1.8 μmの厚 さに塗布、焼成し、第3PR工程において第3のフォト マスク(図示せず)を用いて所要パターンに露光、現像 を行い、ゲートバスライン201とドレインバスライン 202とで囲まれた領域のうち、選択された領域にのみ 前記R色感光性アクリル樹脂を残し、R色カラーフィル タ230を形成する。同様に、全面に緑色の感光性アク リル樹脂をR色カラーフィルタ230と同じ厚さに塗 布、焼成し、第4 P R 工程において第4のフォトマスク (図示せず)を用いて所要パターンに露光、現像を行 い、ゲートバスライン201とドレインバスライン20 2とで囲まれた領域のうち、R色カラーフィルタ230 とは異なる他の選択された領域にのみ前記G色透明樹脂 を残し、G色カラーフィルタ231を形成する。さら に、全面に青色の感光性アクリル樹脂をR色カラーフィ ルタ230と同じ厚さに塗布、焼成し、第5PR工程に おいて第5のフォトマスク(図示せず)を用いて所要パ ターンに露光、現像を行い、ゲートバスライン201と ドレインバスライン202とで囲まれた領域のうち、前 記R色カラーフィルタ及びG色カラーフィルタとは異な る他の残された領域にのみ前記B色透明樹脂を残し、B 色カラーフィルタ232を形成する。なお、各色のカラ ーフィルタ230、231及び232の配置は、例え ば、図1に示す配列の繰り返しとなる。

12

【0029】次いで、図7(a)乃至(f)に示すよう に、全面に光を透過しない黒色の感光性アクリル樹脂を 1. 0 μ mの厚さに塗布、焼成し、第6 P R 工程におい て第6のフォトマスク(図示せず)を用いて露光、現像 を行い、RGBの各色カラーフィルタ230乃至232 以外の領域、即ち、アイランド220 (図6 (d) 参 照)上、ゲートバスライン201(図5(a)参照) 上、ドレインバスライン202(図5(a)参照)上を 夫々覆う領域にのみ前記黒色の感光性アクリル樹脂を形 成する。これにより、前記黒色の感光性アクリル樹脂に よりブラックマトリクス240が形成され、前記RGB 色の各カラーフィルタ230~232を除く領域が覆わ れて遮光される。また、このとき、アイランド220上 においては、アイランド220のほぼ中央部のチャネル 領域においてブラックマトリクス240の一部を除去す る。また、ゲート端子部251においてもブラックマト リクス240を除去する。なお、ドレイン端子部261 においては、ブラックマトリクス240はドレインパス ライン202を覆うように形成されている。

【0030】次に、ブラックマトリクス240をマスク にして、その直下のCr膜106をウェットエッチング 及びドライエッチングし、さらに n^{\dagger} 型a-Si膜10 5をドライエッチングする。これらのエッチングによ り、アイランド220 (図6 (d) 参照) においては、 Cr膜106が分離され、ドレイン電極205及びソー ス電極206が形成されると共に、各電極205、20 6の直下にn⁺型a-Si膜105のオーミック層が形 成される。これにより、TFT200が形成される。

【0031】次いで、図8(a)乃至(f)に示すよう に、全面に平坦化膜107として、無色透明な感光性ア クリル樹脂を色層の上から2.5~3.0μmの厚さに 塗布、焼成する。そして、第7PR工程において、第7 のフォトマスク (図示せず) を用いて露光、現像を行 い、ソース電極206 (図7 (d) 参照) 上の一部、ゲ ート端子部251上の一部、ドレイン端子部261上の 一部を夫々開口する。さらに、平坦化膜107をマスク にして、ブラックマトリクス240をドライエッチング する。さらに、ゲート端子部251において、ゲート絶 縁膜を構成しているSiN膜103をドライエッチング する。これにより、前記アイランド220においてはコ ンタクトホール221が開口されて前記ソース電極20 6を構成しているCr膜106の表面が露出され、前記 ゲート端子部251ではゲート端子部コンタクトホール 252が開口されて前記ゲートバスライン201の一部 であるTi/Al膜102が露出され、前記ドレイン端 子部261ではドレイン端子部コンタクトホール262 が開口されて前記ドレインバスライン202を構成して いるCr膜106の表面が露出される。

【0032】次いで、図2(a)乃至(f)に示すよう 50 に、全面に透明電極膜としてITO膜108をスパッタ 10

及び信頼性が向上する。

法により30~100nmの厚さに形成する。そして、 第8 P R 工程において、 I T O 膜 1 O 8 上に第8のフォ トマスク(図示せず)を用いて第8のフォトレジスト (図示せず) を所要のパターンに露光、現像した後、前 記第8のフォトレジストをマスクにしてITO膜108 をウェットエッチングする。これにより、RGBの各色 のカラーフィルタ230~232上には、ITO膜10 8からなる画素電極203が形成されるとともに、この 画素電極203はその一部においてコンタクトホール2 21を介してソース電極206に電気的に接続される。 また、ITO膜108は、ゲート端子部251では、ゲ ート端子部コンタクトホール252を介して前記Ti/ A 1 膜 1 0 2 に電気的に接続されたゲート端子 2 5 0 が 形成される。同様に、ドレイン端子部261では、ドレ イン端子部コンタクトホール262を介してCr膜10 6に電気的に接続され、ドレイン端子260が形成され る。なお、セル工程でのギャップ制御を容易にするた め、この後、無色透明な感光性アクリル樹脂を塗布、焼 成し、第9PR工程において第9のフォトマスク(図示 せず)を用いて露光、現像を行い、柱を形成してもよ い。

【0033】その後、図示は省略するが、表面に配向膜を形成してCOT基板を形成した上で、共通電極、配向膜等が形成された対向基板を微小間隔で対向配置して一体化し、前記COT基板と前記対向基板との間に液晶を充填しかつ封止することでカラー液晶表示装置が完成される。また、前記ゲート端子、ドレイン端子には夫々ドライバ回路が電気的に接続される。

【0034】このように、本発明の第1の実施例においては、第1乃至第8のPR工程(柱を形成する場合には 30 第9のPR工程)により、カラー構成のアクティブマトリクス基板を製造することが可能になる。これにより、従来の9PR工程の製造方法と比較して1PR工程の削減が実現でき、低コストなカラー液晶表示装置を提供することが可能になる。

【0035】なお、本実施例においては第2PR工程においてD/I(ドレイン・アイランド)一括エッチングを行っている。一般にD/I一括エッチングをTFT基板の製造において用いた場合は、アイランド部の段差が大きくなることにより、特にIPS(インプレインスイ40ッチング: in plane switching)方式のような横電界により液晶駆動を行う場合において、液晶分子の配向制御が難しくなるという問題点が生じる。また、パッシベーション膜のカバレッジが劣化するため、ソース・ドレイン電極の構成材料が液晶中に溶出し、液晶表示装置の動作中に表示シミを誘発しやすくなるという問題点が生じる。しかしながら、本実施例においては、前記アイランド部の段差をブラックマトリクス240及び平坦化膜107により覆っているため、前述の問題点を抑制することが可能である。この結果、液晶表示装置の配向制御性50

【0036】また、本発明の第1の実施例の液晶表示装置では、RGBの各色カラーフィルタの周縁部を覆うようにブラックマトリクスが形成されるため、各カラーフィルタの周縁部の境界をブラックマトリクスによって明確にでき、鮮明な画像を表示する上で有効なものになる。ただし、本実施例では、TFTのチャネル上のブラックマトリクスを除去しているため、対向基板側にもブラックマトリクスを形成する必要がある。

14

【0037】次に、本発明の第2の実施例について説明する。本実施例に係るアクティブマトリクス型カラー液晶表示装置のCOT基板の全体構成は図1に示すCOT基板の構成と同じである。図9(a)乃至(f)は、本実施例に係るカラー液晶表示装置の構成を示す平面図及び断面図である。図9(a)はアクティブマトリクス基板の1画素相当領域の平面図、(b)はゲート端子部251の平面図、(c)はドレイン端子部261の平面図、(d)、(e)、(f)は夫々図9(a)乃至

(c)に示すAA'線、BB'線、CC'線の各断面図 である。図9(d)に示すように、TFT200におい ては、透明絶縁性基板101上にTi/AI膜102か ら構成されるゲート電極が設けられ、このゲート電極上 にSiN膜103から構成されるゲート絶縁膜が設けら れ、このゲート絶縁膜上に、このゲート絶縁膜を介して 前記ゲート電極に対向するように、真性a-Si膜1() 4からなる半導体層が設けられ、この半導体層上に n^{*} 型a-Si膜(図示せず)からなるオーミック層が設け られ、この上にCェ膜106からなる一対のソース・ド レイン電極が設けられている。TFT200の上方及び 周囲にはパッシベーション膜109が設けられ、このパ ッシベーション膜109上にはブラックマトリクス24 0又はカラーフィルタ230乃至232が設けられてい る。また、前記半導体層に構成されるチャネル領域にお いて、平面視で、前記オーミック層と前記ソース・ドレ イン電極とは略同一形状である。TFT200、ゲート バスライン201、ドレインバスライン202、RCB の各カラーフィルタ230乃至232及びブラックマト リクス240の上方には平坦化膜107が設けられ、平 坦化膜107上におけるRGBの各カラーフィルタ23 0乃至232上に相当する領域にはITO膜108から なる画素電極203が形成されている。また、平坦化膜 107におけるソース電極206の上方にはコンタクト ホール221が形成され、コンタクトホール221の内 壁にITO膜108が形成されている。これにより、画 素電極203がコンタクトホール221を介してソース 電極206に接続されている。

【0038】前記ゲート電極はゲートバスライン201 (図1参照)に、前記ドレイン電極はドレインバスライン202(図1参照)に、前記ソース電極は画素電極203に夫々接続されている。また、ゲートバスライン2 01の一端にはゲート端子部251が、ドレインバスライン202の一端又は両端にはドレイン端子部261が 夫々形成されている。

【0039】図9(b)及び(e)に示すように、ゲート端子部251においては、透明絶縁性基板101上にTi/A1膜102、SiN膜103、パッシベーション膜109及び平坦化膜107がこの順に積層されている。SiN膜103、パッシベーション膜109及び平坦化膜107には、ゲート端子部コンタクトホール252が形成され、このゲート端子部コンタクトホール252の内壁にはITO膜108が形成されている。このITO膜108はITO度102に接続されることにより、ゲート端子250を構成している。

【0040】一方、図9(c)及び(f)に示すよう に、ドレイン端子部261においては、透明絶縁性基板 101上にSiN膜103が形成され、その上に真性a - S i 膜 1 O 4 、 n ⁺ 型 a - S i 膜 1 O 5 及び C r 膜 1 06がこの順に積層されてドレインバスライン202を 構成している。また、このドレインバスライン202の 上方及び周囲には、パッシベーション膜109及び平坦 20 化膜107が積層されている。パッシベーション膜10 9及び平坦化膜107には、ドレイン端子部コンタクト ホール262が形成され、このドレイン端子部コンタク トホール262の内壁にはITO膜108が形成されて いる。このITO膜108はCr膜106に接続される ことにより、ドレイン端子260を構成している。ゲー ト端子250及びドレイン端子260は透明絶縁膜基板 101の側縁部(図1参照)に沿って配列されている。 なお、ゲート端子250及びドレイン端子260には、 駆動回路(ドライバ、図示せず)に接続されているテー プ状配線(図示せず)が接続されている。

【0041】図10は本発明の第2の実施例に係る液晶 表示装置の製造方法を示す工程フロー図である。図10 に示すように、第2の実施例においても、前述の第1の 実施例と同様に、第1乃至第8のPR工程でCOT基板 を製造する。即ち、ステップ S 2 0 1 に示す第1 P R 工 程ではゲート電極及びゲートバスラインを形成する。ス テップS202に示す第2PR工程では、ゲート絶縁膜 上にTFT部のアイランドを形成した上で、後述するハ ーフトーン露光法又は二回露光法を利用して、ソース電 40 極、ドレイン電極及びドレインバスラインを形成する。 ステップS203乃至S205に示す第3PR工程乃至 第5PR工程では、画素部にRGBの各カラーフィルタ を形成する。ステップS206に示す第6РR工程では 前記アイランドを覆い、且つ前記カラーフィルタを除く 領域にブラックマトリクスを形成する。さらに、ステッ プS207に示す第7PR工程ではソース電極部、ゲー ト及びドレイン端子部にコンタクトホールを形成する。 そして、ステップ S 2 0 8 に示す第8 P R 工程では画素 電極を形成する。

【0042】また、図11乃至15は夫々本実施例に係る液晶表示装置の製造方法における主要な工程を示す平面図及び断面図である。図11、12、14、15、16及び9の各図において、(a)はアクティブマトリクス基板の1画素相当領域の平面図、(b)はゲート端子部の平面図、(c)はドレイン端子部の平面図、

16

(d), (e), (f) は夫々AA'線、BB'線、CC'線の各断面図である。以下、図9乃至16を参照して本実施例の製造方法を工程順に説明する。なお、前述の第1の実施例と等価な部分には同一符号を付してある。

【0043】先ず、図11(a)乃至(f)に示すように、ガラス等からなる透明絶縁性基板101上にA1と Tiを積層したTi/A1膜102をスパッタ法により $0.1\sim0.3$ μ mの厚さに形成し、フォトレジスト(図示せず)を用いた第1PR工程によりTi/A1膜 102を所要のパターンに形成してゲート電極210及びゲートバスライン201を形成する。このとき、ゲートバスライン201の端部にはゲート端子部251が形成される。

【0044】次いで、図12(a)乃至(f)に示すよ うに、透明絶縁性基板101及びTi/Al膜102上 の全面に、ゲート絶縁膜としてプラズマCVD法により $SiN膜103を0.3\sim0.6 \mu m の厚さに形成す$ る。引き続き、その上に、真性a-Si膜104を0. 05~0.3μmの厚さに、n⁺型a-Si膜105を 20~100nmの厚さに順次積層し、さらにその上に スパッタ法によりCr膜106を0.1~0.3 μm程 度の厚さに形成する。そして、第2PR工程において、 後述するフォトレジストを用いたハーフトーン露光法に より、Cr膜106、n⁺型a-Si膜105、真性a -Si膜104をエッチングし、ゲート電極210上に 積層構造の真性a-Si膜104及びn゚型a-Si膜 105からなるアイランド220と、Cr膜106から なるドレイン電極205とソース電極206を形成す る。また、前記ドレイン電極205につながるドレイン バスライン202を形成する。このとき、ドレインバス ライン202の端部には、前記積層構造の真性a-Si 膜104及びn⁻型a-Si膜105とCr膜106と からなるドレイン端子部261が形成される。

【0045】次に、ハーフトーン露光法について説明する。図13(a)乃至(c)は、ハーフトーン露光法によるアイランド220の形成工程をその工程順に示す断面図である。フォトレジスト222を露光するためのフォトマスク(図示せず)は、ドレインバスライン202(図12(a)参照)に相当する領域は光をほぼ完全に遮断するフルマスク部として形成されるが、アイランド220に形成するTFT200のチャネル領域200aに相当する部分はハーフトーン部として構成されている。

) る。前記ハーフトーン部は、図示は省略するが、露光機

の解像度限界以下の微細な遮光パターンが適宜な間隔をおいて配列された構成である。又は、前記ハーフトーン部は光透過率の低い材料により構成されている。そのため、フォトレジスト222としてポジ型フォトレジストを用いたときには、前記ハーフトーン部ではフォトレジストに対して微少な光量での露光が行われることになり、このフォトレジスト222を現像したときには、前記ハーフトーン部に対応する領域222bのフォトレジスト222の膜厚はフルマスク部に対応する領域222aの膜厚よりも薄くなる。したがって、前記フォトマスクを用いてハーフトーン露光し、かつ現像した前記フォトレジストは、図13(a)に示すようにフルマスク部で露光した膜厚の厚い領域222aと、ハーフトーン部で露光した膜厚の薄い領域222bが混在する階段状の断面構造となる。

【0046】そして、このフォトレジスト222を用いてCr膜106をウェットエッチングし、 n^{+} 型a-Si膜105、真性a-Si膜104を順次ドライエッチングすることにより、図13(b)に示すように、積層構造をしたアイランド220と、ドレインバスライン202(図12(a)参照)がパターン形成される。

【0047】次いで、フォトレジスト222を02アッ シングして表面側から膜厚を低減すると、図13(b) に示すように、フォトレジスト222は、チャネル領域 に相当するハーフトーン部に対応して薄く形成されてい る領域222bにおいては完全に除去され、下側のCr 膜106が露出される。なお、前記アッシングによりフ オトレジスト222の厚く形成されていた領域222a は薄くされるが、依然としてCr膜106上にマスクと して残されている。次いで、この残されているフォトレ 30 ジスト222を用いてCr膜106をウェットエッチン グ及びドライエッチングし、さらに n^{\dagger} 型a-Sii 度1 05をドライエッチングすることにより、図13(c) に示すように、Cェ膜106からなるドレイン電極20 5 及びソース電極 2 0 6 と、その直下の n [†]型 a - S i 膜105からなるオーミック層が形成され、TFT20 Oが形成される。即ち、1PR工程で、TFT200と ドレインバスライン202が形成されることになる。

厚さに形成し、第5PR工程において所要のパターンに 形成してB色カラーフィルタ232を形成する。各色の カラーフィルタ230乃至232の配置パターンは図1 に示すとおりである。

【0049】そして、図15(a)乃至(f)に示すように、光を遮光する黒色の樹脂膜を形成し、第6PR工程において、前記RGBの各カラーフィルタ領域を除く領域と、ソース電極206(図13(c)参照)の上方を除く領域を覆うようにパターン形成し、ブラックマトリクス240を形成する。なお、ブラックマトリクス240はカラーフィルタ230乃至232を形成する前に形成してもよい。

【0050】次いで、図16(a)乃至(f)に示すよ うに、全面に平坦化膜107として、無色透明な感光性 アクリル樹脂を2. $5 \sim 3$. $0 \mu m$ の厚さに形成した 後、第7PR工程において、平坦化膜107及びパッシ ベーション膜109を順次選択エッチングし、ソース電 極206を露出するコンタクトホール221を開口す る。また、同時に前記ゲート端子部251においては平 坦化膜107、パッシベーション膜109及びゲート絶 縁膜103を順次選択エッチングし、ゲート端子部25 1におけるTi/Al膜102を露出するゲート端子部 コンタクトホール252を開口する。また、ドレイン端 子部261においては、平坦化膜107及びパッシベー ション膜109を順次選択エッチングし、ドレイン端子 部261におけるCr膜106を露出するドレイン端子 部コンタクトホール262を開口する。なお、これらの 端子領域には平坦化膜107を残さないようにしてもよ

【0051】そして、図9(a)乃至(f)に示すよう に、全面に透明電極膜としてスパッタ法によりITO膜 108を30~100nmの厚さに形成し、第8PR工 程により、前記ITO膜108を各カラーフィルタ23 0~232上の領域を含む所要のパターンに形成し、コ ンタクトホール221を通してソース電極206に電気 的に接続される画素電極203を形成する。また、同時 に、ITO膜108により、ゲート端子部コンタクトホ ール252を含む領域にゲートバスライン201に電気 的に接続されたゲート端子250を形成するとともに、 ドレイン端子部コンタクトホール262を含む領域にド レインバスライン202に電気的に接続されたドレイン 端子260を形成する。なお、セル工程でのギャップ制 御を容易にするため、第9PR工程において、さらに無 色透明の感光性アクリル樹脂により柱を形成してもよ い。また、第2PR工程ではハーフトーン露光法を用い る方法について述べたが、この工程においては、露光量 を変え、2回露光を行う方法を用いてもよい。この場 合、露光工程のみ1回増え、マスクも1枚増えるが、ハ ーフトーン露光法に比べプロセスの制御が容易にできる

【0052】その後は、図示は省略するが、表面に配向 膜を形成してCOT基板を形成した後、共通電極、配向 膜等が形成された対向基板を微小間隔で前記COT基板 に対して対向配置して一体化し、前記COT基板と前記 対向基板との間に液晶を充填しかつ封止することにより カラー液晶表示装置が完成する。また、前記ゲート端 子、ドレイン端子には夫々ドライバ回路が電気的に接続 される。

【0053】以上のように、本発明の第2の実施例にお いても、第1乃至第8のPR工程によりカラー構成のア 10 クティブマトリクス基板を製造することが可能になる。 これにより、従来の9PR工程の製造方法に比較して、 1 P R 工程の削減が実現でき、低コストなカラー液晶表 示装置を提供することが可能になる。また、ブラックマ トリクスを従来例のように画素電極をマスクとした染色 により形成したり、RGB3色の色重ねにより形成すれ ば、さらに1 P R 工程の削減が実現できる。

【0054】なお、本実施例においても、前述の第1の 実施例と同様に第2PR工程においてD/I(ドレイン ・アイランド)一括エッチングを行っている。一般にD /I一括エッチングをTFT基板の製造において用いた 場合は、アイランド部の段差が大きくなることにより、 特にIPS (インプレインスイッチング: in plane swi tching) 方式のような横電界により液晶駆動を行う場合 において、液晶分子の配向制御が難しくなるという問題 点がある。また、パッシベーション膜のカバレッジが劣 化するため、ソース・ドレイン電極の構成材料が液晶中 に溶出し、液晶表示装置の動作中に表示シミを誘発しや すくなるという問題点が生じる。しかしながら、本実施 例においては、前記アイランド部の段差をパッシベーシ ョン膜109、ブラックマトリクス240及び平坦化膜 107により覆っているため、この段差を低減すること ができ、前述の問題点を抑制することが可能である。こ の結果、液晶表示装置の配向制御性及び信頼性が向上す る。

【0055】また、本実施例においては、ブラックマト リクスを構成するアクリルの種類として、積層構造の a -Si膜に対してブラックマトリクスが接触しても積層 構造のa-Si膜を汚染するおそれがない種類のアクリ ルを用いた場合には、a-Si膜の汚染を防止するため 40 に設けているパッシベーション膜を省略することが可能 であり、PR工程以外の工程数を削減することができ る。

【0056】更に、本発明の第2の実施例に係る液晶表 示装置においても、RGBの各色カラーフィルタの周縁 部を覆うようにブラックマトリクスが形成されるため、 各カラーフィルタの周縁部の境界をブラックマトリクス によって明確にでき、鮮明な画像を表示する上で有効な ものになる。

する。本実施例に係る液晶表示装置の構成は、前述の第 2の実施例に係る液晶表示装置の構成と同一である。図 17は本実施例に係る液晶表示装置の製造方法を示す工 程フロー図である。図17に示すように、第3の実施例 においても、前述の第1及び第2の実施例と同様に、第 1乃至第8のPR工程でCOT基板を製造する。即ち、 ステップS301に示す第1PR工程ではゲート電極及 びゲートバスラインを形成する。ステップS302に示 す第2PR工程では、オーミック層の上にソース電極、 ドレイン電極及びドレインバスラインを形成した後、後 述するハーフトーン露光法又は二回露光法とリフロー法 とを利用してアイランドを形成する。ステップS303 乃至S305に示す第3乃至第5PR工程では、画素部 にRGBの各カラーフィルタを形成する。ステップS3 06に示す第6PR工程では前記アイランドを覆い且つ 前記カラーフィルタを除く領域にブラックマトリクスを 形成する。更に、ステップS307に示す第7PR工程 ではソース電極部、ゲート及びドレイン端子部に夫々コ ンタクトホールを形成する。そして、ステップS308 に示す第8PR工程では画素電極を形成する。

【0058】また、図9及び図11乃至16は、前述の 第2の実施例と同様に、第3の実施例に係る液晶表示装 置の製造方法の主要な工程を示す平面図及び断面図であ る。以下、図17並びに図9及び図11乃至16を参照 して本実施例の製造方法をその工程順に説明する。

【0059】 先ず、図11(a) 乃至(f) に示すよう に、ガラス等からなる透明絶縁性基板 101上にA1と Tiを積層したTi/Al膜102をスパッタ法により $0.1 \sim 0.3 \mu m$ の厚さに形成する。次に、フォトレ ジスト (図示せず) を使用する第1 P R 工程により、T i/Al膜102を所要のパターンに形成してゲート電 極210及びゲートバスライン201を形成する。この とき、ゲートバスライン201の端部にはゲート端子部 251が形成される。

【0060】次いで、図12(a)乃至(f)に示すよ うに、透明絶縁性基板101上の全面にゲート絶縁膜と してプラズマCVD法によりSiN膜103を0.3~ $0.6 \mu m$ の厚さに形成する。引き続き、その上に、真 性a-Si 膜104を0.05~0.3 μ mの厚さに、 n[†]型a-Si膜105を20~100nmの厚さに順 次積層し、さらにその上にスパッタ法により C r 膜 1 0 6を0.1~0.3 μ m程度の厚さに形成する。そし て、第2PR工程において、後述するフォトレジストを 使用するハーフトーン露光法及びリフロー法により、C r膜106、n⁺型a-Si膜105、真性a-Si膜 104をエッチングし、ゲート電極210上に前記積層 構造のn[†]型a-Si膜105及び真性a-Si膜10 4からなるアイランド220と、Cr膜106からなる ドレイン電極205及びソース電極206と、前記ドレ 【0057】次に、本発明の第3の実施例について説明 50 イン電極205につながるドレインバスライン202と

を形成する。このとき、ドレインバスライン202の端 部には、真性a-Si膜104、n⁺型a-Si膜10 5及びCr膜106からなるドレイン端子部261が形 成される。

【0061】図18はハーフトーン露光法及びリフロー 法によるアイランド220、ドレイン電極205及びソ ース電極206の形成工程を示す断面図を示す。フォト レジスト222を露光するためのフォトマスク(図示せ ず)は、アイランド220に形成するTFT200のチ ャネル領域200aを除くアイランド220の中央の領 10 域に相当する領域は、光をほぼ完全に遮断するフルマス ク部として形成し、前記フルマスク領域以外のアイラン ド220部分と、ドレインバスライン202に相当する 領域はハーフトーン部として形成する。前記ハーフトー ン部は、図示は省略するが、露光機の解像度限界以下の 微細な遮光パターンが適宜な間隔をおいて配列された構 成である。又は、前記ハーフトーン部は光透過率の低い 材料で構成されている。そのため、フォトレジスト22 2としてポジ型フォトレジストを使用するときには、前 記ハーフトーン部ではフォトレジスト222に対して微 20 少な光量での露光が行われることになり、露光後のフォ トレジスト222を現像すると、前記ハーフトーン部に 対応する領域222bのフォトレジスト222の膜厚は フルマスク部に対応する領域222aの膜厚よりも薄く なる。従って、前記フォトマスクを使用してハーフトー ン露光し、かつ現像したフォトレジスト222の断面構 造は、図18(a)に示すように、前記フォトマスクに おけるフルマスク部で露光した膜厚の厚い領域222a と、ハーフトーン部で露光した膜厚の薄い領域222b とが混在する階段状の断面構造となる。

【0062】そして、このフォトレジスト222を使用 してCェ膜106をウェットエッチングすることによ り、図18(b)に示すように、Cr膜106からなる ドレイン電極205、ソース電極206及びドレインバ スライン202がパターン形成される。

【0063】次いで、フォトレジスト222を02アッ シングして表面側から膜厚を低減すると、図18(b) に示すように、フォトレジスト222は、前記ハーフト ーン部に対応して薄く形成されている領域222bにお いては完全に除去され、下側のCr膜106が露出され 40 る。なお、前記アッシングによりフォトレジスト222 における厚く形成された領域222aの膜厚は薄くなる が、依然としてCr膜106上にマスクとして残されて いる。

【0064】次に、この残されているフォトレジスト2 22に例えばNMP (N-メチル-2-ピロリドン) の ような有機溶剤の蒸気を浸透させてフォトレジスト22 2を変形させる有機溶剤リフロー法を使用することによ り、図18(c)に示すようにチャネル領域200aを

いで、この変形させたフォトレジスト222及び表面に 残ったCr膜106をマスクとして、n゚型a-Si膜 105、真性a-Si膜104をドライエッチングする ことによりアイランド220を形成する。その後、フォ トレジスト222を除去し、残されたC r 膜106をマ スクとしてチャネル領域200aの上方に存在するni 型a-Si膜105をドライエッチングして除去するこ とにより、ドレイン電極205及びソース電極206の 直下に n 型 a ーS i 膜 1 0 5 からなるオーミック層が 形成され、図18 (d) に示すようにTFT200が形 成される。即ち、1PR工程で、TFT200とドレイ ンバスライン202が形成されることに加え、第2の実 施例と比べてエッチング工程が削減できる。

【0065】次いで、図14(a)乃至(f)に示すよ うに、プラズマCVD法により全面にSiNxからなる 保護絶縁膜(パッシベーション膜)109を0.1~ 0. 3 μ mの厚さに形成する。その後、前記第1の実施 例と同様に、透明絶縁性基板101の表面上に、赤色の 透明樹脂膜を0.8 μmの厚さに形成し、第3 P R 工程 において所要のパターンに形成してR色カラーフィルタ 230を形成する。同様に、緑色の透明樹脂膜をR色カ ラーフィルタ230と同じ厚さに形成し、第4PR工程 において所要のパターンに形成してG色カラーフィルタ 231を形成する。更に、青色の透明樹脂膜をR色カラ ーフィルタ230及びG色カラーフィルタ231と同じ 厚さに形成し、第5PR工程において所要のパターンに 形成してB色カラーフィルタ232を形成する。各カラ ーフィルタ230乃至232の配置パターンは図1に示 すとおりである。

【0066】そして、図15 (a) 乃至(f) に示すよ うに、光を遮光する黒色の樹脂膜を形成し、第6 P R 工 程において、RGBの各カラーフィルタ230乃至23 2の上方に相当する領域とソース電極206(図18 (b) 参照) の上方に相当する領域の一部とを除く領域 を覆うようにパターン形成し、ブラックマトリクス24 0を形成する。なお、ブラックマトリクス240はカラ ーフィルタ230乃至232を形成する前に形成しても よい。

【0067】次いで、図16(a)乃至(f)に示すよ **うに、平坦化膜107として、無色透明な感光性アクリ** ル樹脂を2. $5\sim3$. 0μ mの厚さで全面に形成する。 その後、第7 P R 工程において、平坦化膜 1 0 7 及びパ ッシベーション膜109を順次選択エッチングし、ソー ス電極206を露出するコンタクトホール221を形成 する。また、同時にゲート端子部251においては、平 坦化膜107、パッシベーション膜109及びゲート絶 縁膜(SiN膜103)を順次選択エッチングし、ゲー ト端子部251を露出するゲート端子部コンタクトホー ル252を形成する。また、ドレイン端子部251にお 被うように前記フォトレジスト222を変形させる。次 50 いては、平坦化膜107及びパッシベーション膜109

を順次選択エッチングし、ドレイン端子部261を露出 するドレイン端子部コンタクトホール262を形成す る。なお、これらの端子領域には平坦化膜107を残さ ないようにしてもよい。

【0068】そして、図9(a)乃至(f)に示すよう に、全面に透明電極膜としてスパッタ法によりITO膜 108を30~100nmの厚さに形成し、第8PR工 程により、このITO膜108を各カラーフィルタ23 0乃至232上の領域を含む所要のパターンに形成し、 コンタクトホール221を通してソース電極206に電 10 気的に接続される画素電極203を形成する。また、同 時に、ITO膜108により、ゲート端子部コンタクト ホール252を含む領域にゲートバスライン201に電 気的に接続されたゲート端子250を形成すると共に、 ドレイン端子部コンタクトホール262を含む領域にド レインバスライン202に電気的に接続されたドレイン 端子260を形成する。なお、セル工程でのギャップ制 御を容易にするために、第9 P R 工程 (図示せず) にお いて、更に無色透明の感光性アクリル樹脂により柱を形 成してもよい。また、本実施例においては、前述の第2 PR工程においてハーフトーン露光法を使用する方法に ついて説明したが、本発明においては、第2PR工程に おいて、露光量を変えて2回の露光を行う方法を使用し

【0069】その後は、図示は省略するが、表面に配向 膜を形成してCOT基板を形成し、共通電極、配向膜等 が形成された対向基板を、前記COT基板に対して微小 間隔を介して対向配置して一体化し、前記COT基板と 前記対向基板との間に液晶を充填して封止することによ り、カラー液晶表示装置を完成する。また、ゲート端子 250及びドレイン端子260には夫々ドライバ回路が 電気的に接続される。

【0070】本実施例においても、前述の第2の実施例 と同様に第2PR工程においてD/I(ドレイン・アイ ランド)一括エッチングを行っている。一般に D/ I ー 括エッチングをTFT基板の製造に用いた場合は、アイ ランド部の段差が大きくなることにより、特にIPS (インプレインスイッチング: in plane switching) 方 式のような横電界により液晶駆動を行う場合において、 液晶分子の配向制御が難しくなるという問題点がある。 また、パッシベーション膜のカバレッジが劣化するた め、ソース・ドレイン電極の構成材料が液晶中に溶出 し、液晶表示装置の動作中に表示シミを誘発しやすくな るという問題点が生じる。しかしながら、本実施例にお いては、前記アイランド部の段差をパッシベーション膜 109、ブラックマトリクス240及び平坦化膜107 により覆っているため、この段差を低減することがで き、前述の問題点を抑制することが可能である。この結 果、液晶表示装置の配向制御性及び信頼性が向上する。

ックマトリクスを構成するアクリルとして、積層構造の a-Si膜に接触したときでもこのa-Si膜を汚染す るおそれがない種類のアクリルを使用する場合には、前 記a-Si膜の汚染を防止するために設けているパッシ ベーション膜を省略することが可能である。

【0072】以上説明したように、本発明の第3の実施 例においても、第1乃至第8のPR工程によりカラー構 成のアクティブマトリクス基板を製造することが可能に なる。これにより、従来の9 P R 工程の製造方法と比較 して1PR工程の削減が実現でき、低コストなカラー液 晶表示装置を提供することが可能になる。また、本発明 の第3の実施例に係る液晶表示装置においても、RCB の各色カラーフィルタの周縁部を覆うようにブラックマ トリクスが形成されるため、各カラーフィルタの周縁部 の境界をブラックマトリクスによって明確にでき、鮮明 な画像を表示することができる。

【0073】上述の各実施例においては、カラーフィル タ及びブラックマトリクスを、フォトリソグラフィ法に より形成する方法について説明したが、カラーフィルタ 及びブラックマトリクスは印刷法により形成してもよ い。また、ブラックマトリクスを従来例のように画素電 極をマスクとした染色により形成したり、RGB3色の 色重ねにより形成すれば、さらに1PR工程の削減が実 現できる。また、ブラックマトリクスをフォトリソグラ フィ法又は印刷法によって形成した後、インクジェット 法によりカラーフィルタを形成してもよい。このとき、 ブラックマトリクス上に撥水性の透明樹脂によるバンク 材を積層し、厚さが約4μmのブラックマトリクスとバ ンク材を同時に又は連続してパターン形成する方法が一 般的に使用されている。これらの手法を使用する場合に は、更に3~4回のPR工程が省略でき、より一層の低 コスト化を図ることができる。

【0074】なお、上述の各実施例においては、ゲート 電極及びゲートバスラインにTi/Al膜を、ソース・ ドレイン電極及びドレインバスラインにCr膜を用いた 例を示したが、本発明はこれに限られるものではなく、 前者はTi/Al/Ti膜のような3層膜、又はCr膜 のような単層膜であってもよく、後者はTi/Al/T i 膜のような3層膜であってもよい。

[0075]

【発明の効果】以上説明したように本発明のカラー液晶 表示装置によれば、オーミック層、ソース・ドレイン電 極、ブラックマトリクスが同一平面形状であり、又はオ ーミック層とソース・ドレイン電極は同一平面形状であ るので、これらオーミック層、ソース・ドレイン電極、 ブラックマトリクスを製造する工程を1回のPR工程で 形成することが可能となり、製造工程におけるPR工程 を削減することができる。そのため、本発明の製造方法 によれば、本発明のカラー液晶表示装置を8回のPR工 【0071】なお、前述の第2の実施例と同様に、ブラ 50 程で製造することが可能になり、PR工程数の削減に伴

う低コスト化を実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係るアクティブマトリクス型カラー液晶表示装置のCOT基板の構成を示す一 部概略構成図である。

【図2】(a)乃至(f)は、本実施例に係るカラー液晶表示装置の構成を示す平面図及び断面図である。

【図3】本実施例に係るカラー液晶表示装置の製造方法 を示す工程フロー図である。

【図4】(a)乃至(f)は、本実施例に係るカラー液 10 晶表示装置の製造方法を示す平面図及び断面図である。

【図5】(a)乃至(f)は、本実施例に係るカラー液 晶表示装置の製造方法において、図4に示す工程の次の 工程を示す平面図及び断面図である。

【図6】(a)乃至(f)は、本実施例に係るカラー液 晶表示装置の製造方法において、図5に示す工程の次の 工程を示す平面図及び断面図である。

【図7】(a)乃至(f)は、本実施例に係るカラー液 晶表示装置の製造方法において、図6に示す工程の次の 工程を示す平面図及び断面図である。

【図8】(a)乃至(f)は、本実施例に係るカラー液 晶表示装置の製造方法において、図7に示す工程の次の 工程を示す平面図及び断面図である。

【図9】(a)乃至(f)は、本発明の第2の実施例に 係るカラー液晶表示装置の構成を示す平面図及び断面図 である。

【図10】本実施例に係るカラー液晶表示装置の製造方法を示す工程フロー図である。

【図11】(a)乃至(f)は、本実施例に係るカラー 液晶表示装置の製造方法を示す平面図及び断面図であ る。

【図12】(a)乃至(f)は、本実施例に係るカラー液晶表示装置の製造方法において、図11に示す工程の次の工程を示す平面図及び断面図である。

【図13】(a)乃至(c)は、本実施例におけるハーフトーン露光法を示す断面図である。

【図14】(a)乃至(f)は、本実施例に係るカラー 液晶表示装置の製造方法において、図12に示す工程の 次の工程を示す平面図及び断面図である。

【図15】(a)乃至(f)は、本実施例に係るカラー 40

液晶表示装置の製造方法において、図14に示す工程の 次の工程を示す平面図及び断面図である。

26

【図16】(a)乃至(f)は、本実施例に係るカラー液晶表示装置の製造方法において、図15に示す工程の次の工程を示す平面図及び断面図である。

【図17】本発明の第3の実施例に係るカラー液晶表示 装置の製造方法を示す工程フロー図である。

【図18】(a)乃至(d)は、本実施例におけるハーフトーン露光法及びリフロー法を示す断面図である。

【図19】従来のCOT基板の一部断面図である。

【図20】従来のカラー液晶表示装置の製造方法を示す 工程フロー図である。

【符号の説明】

101;透明絶縁性基板

102; Ti/Al膜(ゲート電極膜)

103; SiN膜 (ゲート絶縁膜)

104; 真性 a - S i 膜 (半導体層)

105; n⁺型a-Si膜(オーミック層)

106;Cr膜

107;平坦化膜

108;ITO膜

109;パッシベーション膜

200; TFT

201;ゲートバスライン

202;ドレインバスライン

203;画素電極

205;ドレイン電極

206;ソース電極

210;ゲート電極

30 220;アイランド

221;コンタクトホール

230乃至232;カラーフィルタ 240;ブラックマトリクス

250;ゲート端子

251;ゲート端子部


252;ゲート端子部コンタクトホール


260;ドレイン端子


261;ドレイン端子部


262;ドレイン端子部コンタクトホール



























【図14】 【図15】 210 206 201 210 / 206 200a 205 251 202 230 B 230 B 202 240~ (b) 231 (b) .261 261 (a) 109 (c) 105/104 261_/109

[図18] 【図16】 ^{222b} 106 210 -222 206 205 105/104 221 251 (a) 230-В В (b) 105/104 (a) 221 262 261-(b) (c) 103 101 105/104 261 1 262 107 (c) 107 200 105/104 102-15 B (e) (f) (d)

【図20】



フロントページの続き

(51) Int.Cl. G 0 9 F H 0 1 L	9/35		F I G O 9 F 9/35 H O 1 L 29/78		6 1 9 B 6 2 7 C	テーマコード(参考)
(72)発明者 (72)発明者	田中 宏明 東京都港区芝五丁目7番1号 式会社内 坂本 道昭	日本電気株	Fターム(参考)	MA37 5C094 AA43	JA42 JA46 MA41 NA27 AA44 BA03 EA04 EA05	PA08 PA09 BA43 CA19
(72)発明者	東京都港区芝五丁目7番1号 式会社内 渡邊 貴彦 東京都港区芝五丁目7番1号			5F110 AA16 EE04	ED15 BB01 CC07 EE14 FF03 GG24 GG35	FF30 GG02
(72)発明者	式会社内 城戸 秀作 鹿児島県出水市大野原町2080 電気株式会社内	鹿児島日本		HL07 NN72 5G435 AA17	HK16 HK21 NN03 NN24 QQ04 QQ05 BB12 CC09 KK09 KK10	NN27 NN35 QQ19